信號完整性主要目的是在連結的線(xiàn)路中，維持信號完整的傳遞且不受其他因素干擾。而信號的檢測結果，可能會(huì )因以下各種變因，皆可能影響量測信號好壞。

1. 測試點(diǎn)位

2. 受測物焊接角度

3. 信號走線(xiàn)長(cháng)短

4. 周遭組件干擾

5. 橋接信號板

6. 量測手法

隨著(zhù)工程技術(shù)的演進(jìn)，新產(chǎn)品的開(kāi)發(fā)結合各種外在的變因，信號完整度測試難度，比起過(guò)往單純設備與環(huán)境已大幅提升。透過(guò)百佳泰的專(zhuān)業(yè)人員以及精密儀器，可從關(guān)鍵性問(wèn)題找出產(chǎn)品潛藏的風(fēng)險，避免造成產(chǎn)品上市后的除錯與耗損。

那么DDR總線(xiàn)的測試實(shí)際應該需要多少帶寬的示波器（最小要求）？

因為Jedec規范沒(méi)有給出最快的上升/下降時(shí)間，下表是基于芯片的分析和實(shí)際的情況得出的結果：
當正確選擇示波器后，我們測試DDR3總線(xiàn)需要關(guān)注4點(diǎn)：

1. 探測
如何正確的探測是測試DDR3的難點(diǎn)所在。

針對嵌入式系統，建議在PCB設計過(guò)程中，做可測性設計，即規劃好準備測試那些信號，留出測試點(diǎn)（包括測試點(diǎn)附近的接地點(diǎn)），測試點(diǎn)要盡量靠近DRAM IC管腳處，因為Jedec規范的位置是BGA焊球的位置。

一種方法是使用BGA探頭適配器（前面文章有介紹），這是最可靠的方法，加工是其難點(diǎn)。

針對計算機系統，建議使用BGA探頭適配器加工幾條DIMM供測試使用，或使用ZIF探頭附件焊接幾條DIMM供測試使用（這種方法，現在用的比較多）。

2.讀寫(xiě)信號分離
DDR總線(xiàn)需要測試時(shí)鐘、命令/地址、數據等，數據測試是難點(diǎn)，而關(guān)鍵參數是建立時(shí)間和保持時(shí)間，需要對讀寫(xiě)信號進(jìn)行分離，分離后分別測試讀和寫(xiě)信號的建立時(shí)間和保持時(shí)間。

現在大多讀寫(xiě)分離的方法是使用示波器捕獲大量數據，根據建立時(shí)間和保持時(shí)間的關(guān)系，從波形中間找到那些段波形是讀，哪些段波形是寫(xiě)，再分別測試出讀寫(xiě)的建立時(shí)間和保持時(shí)間，以及其他參數。如果用手動(dòng)量測的話(huà)，這種方法需要花費大量時(shí)間，仍然不能解決測試數據量不夠的問(wèn)題。

使用InfiniiScan是一種較好的方法，它使用畫(huà)圖式的圖形觸發(fā)分離出讀和寫(xiě)，再累積成眼圖，可以累積大量的數據，再測試建立時(shí)間、保持時(shí)間和其他參數，分離方法如下圖：

3. 自動(dòng)化一致性測試
因為DDR3總線(xiàn)測試信號多，測試參數多，測試工作量非常大，如果不使用自動(dòng)化的方案，按Jedec規范完全測完要求的參數可能需要1到2周的時(shí)間。而自動(dòng)化測試軟件可以幫助解決測試工作量的問(wèn)題，正確使用的話(huà)，可以把測試時(shí)間從1-2周縮小到1-2天。

建議使用自動(dòng)化測試軟件，這是提高效率的一種方法。

4. 調試
對于系統，出現時(shí)鐘問(wèn)題時(shí)，很多時(shí)候與供電電源有關(guān)（約占80%以上），這時(shí)候可以使用抖動(dòng)分析軟件抖動(dòng)趨勢圖方法進(jìn)行問(wèn)題根源跟蹤：因為抖動(dòng)趨勢圖和其他通道信號可以顯示在示波器的屏幕上，當發(fā)現抖動(dòng)趨勢圖和電源信號同步變化時(shí)，基本可以確定抖動(dòng)問(wèn)題是來(lái)自這個(gè)電源。

Helen  尹海英

手機：    

郵箱：helen@

網(wǎng)址：www.

深圳市啟威測標準技術(shù)服務(wù)有限公司

光明實(shí)驗室：深圳市光明區白花洞麗霖工業(yè)區3棟1樓

龍華實(shí)驗室：深圳市龍華新區油松第十工業(yè)區東環(huán)二路二號