寫(xiě)入延遲 tDQSS
在DQS 寫(xiě)入時(shí)序圖中，可以發(fā)現寫(xiě)入延遲已經(jīng)不是0了，在發(fā)出寫(xiě)入命令后，DQS與寫(xiě)入數據要等一段時(shí)間才會(huì )送達**。這個(gè)周期被稱(chēng)為 DQS 相對于寫(xiě)入命令的延遲時(shí)間（**tDQSS， WRITE Command to the first corresponding rising edge of DQS）。
為什么要有這樣的延遲設計呢？原因也在于同步，畢竟一個(gè)時(shí)鐘周期兩次傳送，需要很高的控制精度，它必須要等接收方做好充分的準備才行。tDQSS 是 DDR 內存寫(xiě)入操作的一個(gè)重要參數，太短的話(huà)恐怕接受有誤，太長(cháng)則會(huì )造成總線(xiàn)空閑。tDQSS 短不能小于 0.75 個(gè)時(shí)鐘周期，長(cháng)不能超過(guò) 1.25 個(gè)時(shí)鐘周期。
正常情況下，tDQSS 是一個(gè)時(shí)鐘周期，但寫(xiě)入時(shí)接受方的時(shí)鐘只用來(lái)控制命令信號的同步，而數據的接受則完全依靠 DQS 進(jìn)行同步，DQS 與時(shí)鐘不同步也無(wú)所謂。tDQSS產(chǎn)生了一個(gè)不利影響— — 讀后寫(xiě)操作延遲的增加，如果 CL=2.5，還要在 tDQSS 基礎上加入半個(gè)時(shí)鐘周期，因為命令都要在 CK 的上升沿發(fā)出。下圖中，當 CL=2.5 時(shí)，讀后寫(xiě)的延遲將為 tD 個(gè)時(shí)鐘周期（圖中 BL=2）。
DDR 內存的數據真正寫(xiě)入由于要經(jīng)過(guò)更多步驟的處理，寫(xiě)回時(shí)間（tWR）也明顯延長(cháng)，一般在3個(gè)時(shí)鐘周期左右，而在 DDR-Ⅱ規范中更是將 tWR 列為模式寄存器的一項，可見(jiàn)它的重要性。
14.內存的自動(dòng)自刷新 ASR（Automatic Self-Refresh）
為了保證所保存的數據不丟失，DRAMASR必須定時(shí)進(jìn)行刷新。為了的節省電力，DDR3采用了一種新型的自動(dòng)自刷新設計（ASR，Automatic Self-Refresh）。當開(kāi)始ASR之后，將通過(guò)一個(gè)內置于DRAM芯片的溫度傳感器來(lái)控制刷新的頻率，因為刷新頻率高的話(huà)，消電就大，溫度也隨之升高。而溫度傳感器則在保證數據不丟失的情況下，盡量減少刷新頻率，降低工作溫度。DDR3的ASR是可選設計，并不見(jiàn)得市場(chǎng)上的DDR3內存都支持這一功能，還有一個(gè)附加的功能就是自刷新溫度范圍（SRT，Self-Refresh Temperature）。通過(guò)模式寄存器，可以選擇兩個(gè)溫度范圍，一個(gè)是普通的的溫度范圍（例如0℃至85℃），另一個(gè)是擴展溫度范圍，比如到95℃。對于DRAM內部設定的這兩種溫度范圍，DRAM將以恒定的頻率和電流進(jìn)行刷新操作。
15. 局部自刷新 RASR（Partial Array Self-Refresh）
局部自刷新（RASR，Partial Array Self-Refresh）這是DDR3的一個(gè)可選項，通過(guò)這一功能，DDR3內存芯片可以只刷新部分邏輯Bank，而不是全部刷新，從而限度的減少因自刷新產(chǎn)生的電力消耗。這一點(diǎn)與移動(dòng)型內存（Mobile DRAM）的設計很相似
16.延遲鎖定回路（DLL）
DDR SDRAM 對時(shí)鐘的**性有著(zhù)很高的要求，而 DDR SDRAM 有兩個(gè)時(shí)鐘，一個(gè)是外部的總線(xiàn)時(shí)鐘，一個(gè)是內部的工作時(shí)鐘，在理論上 DDR SDRAM 這兩個(gè)時(shí)鐘應該是同步的，但由于種種原因，如溫度、電壓波動(dòng)而產(chǎn)生延遲使兩者很難同步，更何況時(shí)鐘頻率本身也有不穩定的情況（SDRAM 也有內部時(shí)鐘，因為它的工作/傳輸頻率較低，內外同步問(wèn)題并不突出）。
DDR SDRAM 的 tAC 就是因為內部時(shí)鐘與外部時(shí)鐘有偏差而引起的，它很可能造成因數據不同步而產(chǎn)生錯誤的惡果。實(shí)際上，不同步就是一種正/負延遲，如果延遲不可避免，那么若是設定一個(gè)延遲值，如一個(gè)時(shí)鐘周期，那么內外時(shí)鐘的上升與下降沿還是同步的。鑒于外部時(shí)鐘周期也不會(huì )統一，需要根據外部時(shí)鐘動(dòng)態(tài)修正內部時(shí)鐘的延遲來(lái)實(shí)現與外部時(shí)鐘的同步，這就是 DLL 的任務(wù)。
DLL 不同于主板上的 PLL，它不涉及頻率與電壓轉換，而是生成一個(gè)延遲量給內部時(shí)鐘。目前 DLL 有兩種實(shí)現方法，一個(gè)是時(shí)鐘頻率測量法（CFM，Clock Frequency Measurement），一個(gè)是時(shí)鐘比較法（CC，Clock Comparator）。
CFM 是測量外部時(shí)鐘的頻率周期，以此周期為延遲值控制內部時(shí)鐘，這樣內外時(shí)鐘正好就相差了一個(gè)時(shí)鐘周期，從而實(shí)現同步。DLL 就這樣反復測量反復控制延遲值，使內部時(shí)鐘與外部時(shí)鐘保持同步。
CC的方法則是比較內外部時(shí)鐘的長(cháng)短，如果內部時(shí)鐘周期短了，就將所少的延遲加到下一個(gè)內部時(shí)鐘周期里，再與外部時(shí)鐘做比較，若是內部時(shí)鐘周期長(cháng)了，就將多出的延遲從下一個(gè)內部時(shí)鐘中刨除，如此往復，終使內外時(shí)鐘同步。
