LVDS ( Low-Voltage Differential Signaling)，即低電壓差分信號(hào)，屬于平衡傳輸信號(hào)，低功耗—低誤碼率—低串?dāng)_—低抖動(dòng)—低輻射。在高速系統(tǒng)內(nèi)部、系統(tǒng)背板互連和電纜傳輸應(yīng)用中，驅(qū)動(dòng)器、接收器、收發(fā)器、并串轉(zhuǎn)換器/串并轉(zhuǎn)換器以及其他LVDS器件的應(yīng)用正日益廣泛。
LVDS接口是LCD Panel通用的接口標(biāo)準(zhǔn)，大多用在7寸以上尺寸的顯示屏上。以8-bit Panel為例，包括5組傳輸線，其中4組是數(shù)據(jù)線，代表Tx0+/Tx0-… Tx3+/Tx3-。還有一組是時(shí)鐘信號(hào)，代表TxC+/TxC-。相應(yīng)的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數(shù)據(jù)線和一組時(shí)鐘線。一般14PIN、20PIN、30PIN為L(zhǎng)VDS接口。
在液晶顯示器中，LVDS接口電路包括兩部分，即驅(qū)動(dòng)板側(cè)的LVDS輸出驅(qū)動(dòng)電路（LVDS發(fā)送器），和液晶面板側(cè)的LVDS輸入接口電路（LVDS 接收器）。在數(shù)據(jù)傳輸過程中，還必須有時(shí)鐘信號(hào)的參與，LVDS接口無論傳輸數(shù)據(jù)還是傳輸時(shí)鐘都采用差分信號(hào)對(duì)的形式進(jìn)行傳輸，所謂信號(hào)對(duì)，只是LVDS接口電路中，每一個(gè)數(shù)據(jù)傳輸通道或時(shí)鐘傳輸通道的輸出都為兩個(gè)信號(hào)（正輸出端和負(fù)輸出端）。

LVDS輸出接口分為四個(gè)類型：1.單路6位LVDS輸出接口；2.雙路6位LVDS輸出接口；3.單路8位1TL輸出接口；4.雙路8位1TL輸出接口。

單路6位LVDS輸出接口采用單路方式傳輸，每個(gè)基色（即RGB三色中的其中任意一種顏色）信號(hào)采用6位數(shù)據(jù)（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-），

雙路6位LVDS輸出接口采用雙路方式傳輸，每個(gè)基色信號(hào)采用6位數(shù)據(jù)，其中奇路數(shù)據(jù)為18位，偶路數(shù)據(jù)為18位，工36位數(shù)據(jù)，也成36位或36bit LVDS接口。

單路8位1TL輸出接口采用單路方式傳輸，名基色信號(hào)采用8位數(shù)據(jù)（XOUT0+，XOUT0-，XOUT1+，XOUT1-，XOUT2+，XOUT2-，XOUT3+，XOUT3-）工24位RGB數(shù)據(jù)（8bit*3），也稱24位或24bit LVDS接口。

雙路8位1TL輸出接口采用雙路方式傳輸，每個(gè)基色信號(hào)采用8位數(shù)據(jù)，其中奇路數(shù)據(jù)為24位，偶路數(shù)據(jù)為24位，共48位RGB數(shù)據(jù)，也稱作48位或478bit LVDS接口。
具體引腳定義參考百科：?fr=aladdin#5
LVDS發(fā)送芯片的輸入信號(hào)來自主控芯片，輸入信號(hào)包括RGB數(shù)據(jù)信號(hào)，時(shí)鐘信號(hào)和控制信號(hào)三大類。例如四通道LVDS發(fā)送芯片(DS90C365)內(nèi)部框圖，包含三個(gè)數(shù)據(jù)信號(hào)（其中包括RGB,數(shù)據(jù)是能DE，行同步信號(hào)HS，場(chǎng)同步信號(hào)VS）通道和一個(gè)時(shí)鐘信號(hào)發(fā)送通道。

五通道LVDS發(fā)送芯片（DS90C385）包含了四個(gè)數(shù)據(jù)信號(hào)（其中包括RGB，數(shù)據(jù)使能DE、行同步信號(hào)HS、場(chǎng)同步信號(hào)VS）通道和一個(gè)時(shí)鐘信號(hào)發(fā)送通道。五通道LVDS發(fā)送芯片主要用于驅(qū)動(dòng)8bit液晶面板；十通道LVDS發(fā)送芯片（DS90C387）包含八個(gè)數(shù)據(jù)信號(hào)（其中包括RGB、數(shù)據(jù)使能DE、行同步信號(hào)HS、場(chǎng)同步信號(hào)VS）通道和兩個(gè)時(shí)鐘信號(hào)發(fā)送通道。十通道LVDS發(fā)送芯片主要用于驅(qū)動(dòng)8bit液晶面板。
LVDS發(fā)送芯片在一個(gè)時(shí)鐘脈沖周期內(nèi)，每個(gè)數(shù)據(jù)通道都輸出7bit的串行數(shù)據(jù)信號(hào)，而不是常見的8bit數(shù)據(jù)。

在LCD液晶屏中，需要輸出到顯示屏的信號(hào)是并行的圖像信號(hào)和控制信號(hào)，而LVDS信號(hào)是串行傳輸?shù)模诎l(fā)送端需要將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。以8bit RGB顯示屏接口為例，每個(gè)顯示周期需要傳輸8bit的R信號(hào)，8bit的G 信號(hào)，8bit 的B信號(hào)，及VS，HS，DE信號(hào)，總共為27 BIT。而每對(duì)LVDS信號(hào)線在一個(gè)TX周期里只能傳輸7BIT數(shù)據(jù)，需要4 對(duì)數(shù)據(jù)線，外加一對(duì)時(shí)鐘線。LVDS并串轉(zhuǎn)換如下圖所示：

上圖中的每一組對(duì)線稱為一個(gè)Pair，4組數(shù)據(jù)線加一對(duì)時(shí)鐘線稱為一個(gè)Channel，LVDS發(fā)送器總是將一個(gè)像素?cái)?shù)據(jù)映射到（remapping）一個(gè)Channel的一個(gè)發(fā)送周期（TX CLK）中。
如果是6BIT 顯示屏，則并行數(shù)據(jù)有21位（18位RGB加3位控制信號(hào)），LVDS 接口每個(gè)Channel只需要 3對(duì)數(shù)據(jù)線和一對(duì)時(shí)鐘線。
如果是10BIT 顯示屏，則并行數(shù)據(jù)有33位（30位RGB 加3位控制信號(hào)），LVDS 接口每個(gè)Channel需要 5對(duì)數(shù)據(jù)線和一對(duì)時(shí)鐘線。
通常，LVDS接口的時(shí)鐘為20MHz 到85MHz，對(duì)于輸出像素時(shí)鐘低于85MHz的信號(hào)，只需一個(gè)Channel就可以；而對(duì)于輸出像素時(shí)鐘高于85MHZ的信號(hào)，比如1080P/60HZ的輸出，像素顯示時(shí)鐘為148.5MHz，就不能直接用一個(gè)Channel傳輸，而是將輸出的像素按順序分為奇像素和偶像素，將所有的奇像素用一組LVDS 傳輸，所有的偶像素用一組LVDS 傳輸。也就是說，需要兩個(gè)Channel來傳輸1080P/60HZ 的信號(hào)。對(duì)于像素顯示時(shí)鐘更高的信號(hào)，比如1080P/120HZ顯示，則需要4個(gè)Channel來傳輸。兩Channel、4Channel的像素分配。
VDS信號(hào)傳輸分為DE MODE和SYNC MODE，DE mode需連接DE信號(hào)（data enable有效數(shù)據(jù)選通），SYNC mode還需連接HS（HSYNC行同步）、VS（VSYNC場(chǎng)同步）。SYNC mode在現(xiàn)在的panel中已很少使用，一般都使用DE模式。
傳輸速率：標(biāo)準(zhǔn)推薦的數(shù)據(jù)傳輸速率是655Mbps，而理論上，在一個(gè)無衰耗的傳輸線上，LVDS的傳輸速率可達(dá)1.923Gbps。
LVDS驅(qū)動(dòng)器能以超過155.5Mbps的速度驅(qū)動(dòng)雙絞線對(duì)，距離超過10m。對(duì)速度的實(shí)際限制是：①送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度；②媒質(zhì)的帶寬性能。
雙工類型：一般為單工，不支持雙工。但特殊設(shè)計(jì)能實(shí)現(xiàn)半雙工。

電平類型及范圍：LVDS電平，LVDS傳輸信號(hào)為電流驅(qū)動(dòng)信號(hào)，終端匹配電阻標(biāo)準(zhǔn)規(guī)定為100Ω，由于恒流源為3.5mA，則擺動(dòng)電平幅度為-350mV350mV。由于偏置電壓為1.2V，則差分信號(hào)的電壓范圍為850mV1550mV。

LVDS接收器可以承受至少±1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。
　　具體芯片的范圍有所不同，如常用的DC參數(shù)如下：

電平變化與邏輯關(guān)系：0–1電平表示,，當(dāng)輸出V+=350mA電流，V-=0mA電流–那么輸出的為高電平（在接收端的匹配電阻轉(zhuǎn)換為電壓值350mv），為低電平。

傳輸線阻抗：終端需要100歐或120歐匹配電阻。
允許并聯(lián)電容：根據(jù)具體速度決定。推薦的數(shù)據(jù)傳輸速率是655Mbps，而理論上可以達(dá)到1.923Gbps。

支持設(shè)備數(shù)量：有幾種應(yīng)用模式：
① 單向點(diǎn)對(duì)點(diǎn)（point to point），這是典型的應(yīng)用模式。
② 雙向點(diǎn)對(duì)點(diǎn)（point to point），能通過一對(duì)雙絞線實(shí)現(xiàn)雙向的半雙工通信。可以由標(biāo)準(zhǔn)的LVDS的驅(qū)動(dòng)器和接收器構(gòu)成；但更好的辦法是采用總線LVDS驅(qū)動(dòng)器，即BLVDS,這是為總線兩端都接負(fù)載而設(shè)計(jì)的。
③ 多分支形式(multidrop)，即一個(gè)驅(qū)動(dòng)器連接多個(gè)接收器。當(dāng)有相同的數(shù)據(jù)要傳給多個(gè)負(fù)載時(shí)，可以采用這種應(yīng)用形式。
④ 多點(diǎn)結(jié)構(gòu)（multipoint）。此時(shí)多點(diǎn)總線支持多個(gè)驅(qū)動(dòng)器，也可以采用BLVDS驅(qū)動(dòng)器。它可以提供雙向的半雙工通信，在任一時(shí)刻，只能有一個(gè)驅(qū)動(dòng)器工作。發(fā)送的優(yōu)先權(quán)和總線的仲裁協(xié)議都需要依據(jù)不同的應(yīng)用場(chǎng)合，選用不同的軟件協(xié)議和硬件方案。

應(yīng)用場(chǎng)合：在高速系統(tǒng)內(nèi)部、系統(tǒng)背板互連和電纜傳輸應(yīng)用中，驅(qū)動(dòng)器、接收器、收發(fā)器、并串轉(zhuǎn)換器/串并轉(zhuǎn)換器以及其他LVDS器件的應(yīng)用。