ddr、DDR一致性測試，信號完整系測試

以通用計算機主板上的DDR2總線(xiàn)為例，DDR2信號線(xiàn)可以分為數據、命令、時(shí)鐘3部分。其中數據線(xiàn)部分主要完成數據傳輸工作，包括數據線(xiàn)DQ0-63、Data Mask線(xiàn)DM0-7、數據同步線(xiàn)DQS/DQS# (數據同步線(xiàn)可選單端或差分，通過(guò)設定內存芯片內部寄存器EMR[1]的A10位進(jìn)行選擇)；命令線(xiàn)部分包括地址線(xiàn)A0-14、Bank選擇線(xiàn)BS0-2、行地址選擇RAS#、列選擇CAS#、寫(xiě)使能WE#、片選CS#、時(shí)鐘使能CKE及芯片內部終端電阻使能ODT組成，主要完成尋址、組成各種控制命令及內存初始化工作；差分時(shí)鐘信號線(xiàn)CK/CK#為整個(gè)內存芯片工作提供時(shí)鐘。