DDR3測試解決方案  DDR3信號完整性測試

Fly-by 拓撲結構

        為了改善信號完整性， DDR3內存模組采用了 Fly-by 拓撲結構。模組上的 DDR3芯片共享一組 CLK管腳、地址管腳和控制管腳。由于信號傳播延遲的存在，模組上的 DDR3芯片會(huì )在不刻進(jìn)行數據的輸入 / 輸出。在進(jìn)行模組測試時(shí)，測試設備應具備對不同測試通道進(jìn)行時(shí)間補償的能力。 

DDR3測試解決方案

        針對 DDR3測試所面臨的特點(diǎn)和挑戰，測試系統需提供更高的數據速率，我們采用的泰克測試系統，系統中的測試通道配備了參考電壓補償電路。該電路可以根據 DR輸出的變化，實(shí)時(shí)地對參考電壓進(jìn)行補償，保證了數據判斷的可靠性，從而克服 I/O Dead Band 帶來(lái)的不利影響。

       系統提供了Multi-Scan Strobe功能 , 通過(guò)對芯片輸出信號進(jìn)行連續采樣，記錄并計算采樣時(shí)的PASS/FAIL 分界點(diǎn)。采用 Multi-Scan Strobe 功能所帶來(lái)的好處是，在一個(gè)測試周期中可以連續觸發(fā)多個(gè)采樣信號，只需單次運行測試向量就可以獲得 PASS到FAIL以及FAIL到PASS的轉換點(diǎn) ( 即得目標時(shí)間點(diǎn)的具體數值 ) 。相比以往業(yè)界常用的邊界掃描方式（同一個(gè)測試周期觸發(fā)一個(gè)采樣信號，通過(guò)不斷改變采樣信號的時(shí)間，反復運行測試向量來(lái)尋找 PASS/FAIL的轉換點(diǎn)），Multi-Scan Strobe功能大大節約了時(shí)間參數測試的時(shí)間。

淼森波實(shí)驗室提供的高速電路測試服務(wù)項目有：

① SI信號完整性測試，主要內容是電源上電時(shí)序、復位、時(shí)鐘、I2C、SPI、Flash、DDR、JTAG接口、CPLD接口測試、URAT測試、網(wǎng)口測試、USB2.0/USB3.0測試、MIPI測試、HDMI測試、及板卡上其它芯片接口的信號測試。

② PI電源完整性測試，主要內容是電源的電壓值（精度）、電源噪聲/紋波、電壓上下波形、測量緩啟動(dòng)電路參數、電源電流和沖擊電流、電源告警信號、冗余電源的均流參數。

③ 接口一致性測試，主要有以太網(wǎng)、USB2.0、USB3.0、MIPI、HDMI、SATA、Display Port、PCIE。